数字电路知识点整理——出现在组合逻辑电路输出端的多余脉冲，本应保持不变的输出值出现了瞬时变化。输出的毛刺是单端输入取值变化的结果

　　冒险——有可能产生毛刺的电路存在冒险，冒险是一个电路的固有特征，存在冒险的电路可能产生毛刺，也可能不产生毛刺

　　增加冗余——如果输入初始值和输入最终值能被同一个本原蕴含项覆盖，则不会出现毛刺（静态1冒险）。

　　逻辑电平——逻辑0和1对应的电压范围越宽，抗干扰的能力越强，对精度的要求及电源电压范围的稳定度的要求越高

　　扇出系数——最坏负载情况下一个逻辑门能驱动的输入端数目。TTL电路的扇出系数一般小于10，MOS电路的扇出系数不受负载影响，但是随着扇出的增大，负载电容增大，导致工作速度大幅下降

　　低功耗技术——降低电路的功耗以延长寿命，应该降低电路的电压和频率，导致工作速度下降 ，因而追求低功耗延时积

　　使能控制信号EN为低电平时，TG截止，F为高阻态——相当于悬空，如果用万用表测可能是高电平也可能是低电平

　　m(>

　　n)变量逻辑函数——函数的m-1个输入变量加到地址端，数据输入端以第m个输入变量的逻辑关系赋值

　　过程在数学上可以表示为时间的函数。过程需要用不同的状态表示，这些状态需要用记忆元件来控制和预测

　　时钟——分布于包含记忆元件的电路中的一个周期信号，用来同步控制所有时序单元。保证所有元件都在同一时刻改变状态的是同步电路，没有时钟或不使用同一个时钟信号的是异步电路

　　时钟域——所有同步于同一个时钟信号的信号集合。同一个时钟域中的信号只能由同一个时钟的时钟沿来触发，时隙内所有的信号不会发生变化

　　跨时钟域——在两个不同的时钟域之间传递数据，二者时钟频率不一样，或者频率相同但存在相位差，来自一个时钟域的信号被另一个时钟域认为是异步的输入信号

　　时序逻辑需要将输入信号的历史信息存储下来。而状态变量的取值就是用来记录电路过去的信息，从而说明电路将来的行为

　　有限状态机——输入集合和输出集合都是有限的，且状态数目是有限的。有限状态集合S，有限输入符号集合I，有限输出符号集合O，初始状态s0，状态转移规则f ，输出规则h

　　锁存器——在任意时刻都连续监测其输入，并改变其输出状态，与有无时钟信号无关PG电子。锁存就是将信号暂存以维持某种电平状态，在计算机或数字系统的输入缓冲电路中广泛使用。这样可防止输入信号的各个位到达时间不一致造成竞争与险象

　　时序电路的竞争——最终电路产生的状态与时间相关，且不能事先预测，通过约束输入取值来避免竞争条件的出现

　　亚稳态——不确定状态。若信号不满足建立时间与保持时间约束，在时钟的上升沿采样的信号正在发生变化，则输出可能为1或0

　　主从触发器——脉宽触发的触发器，可避免锁存器的透明性。在控制信号发生改变时，触发器状态发生相应的变化。具有一个主触发器和一个从触发器

　　边沿触发器——利用时钟的上升沿或者下降沿进行触发，改变输出。只要在触发沿处，输入的取值在建立时间和保持时间内固定不变，在触发器的固有延时之后立即发生相应的变化

　　理论分析时仅在时钟触发沿时刻考虑外部输入对时序电路的影响，而米利型电路的输出与外部输入时时刻刻都相连

　　移位寄存器——数字系统中既能寄存二进制信息又能移位的逻辑元件，分为左移寄存器、右移寄存器、双向移位寄存器。也可按照并/串行输入输出分类

　　计数器——记录输入脉冲的个数，其最大值称作模，用于定时、分频、产生节拍脉冲及数字运算等等。可以分为加法、减法、可逆计数器；特殊进制计数器；利用移位寄存器构成的计数器

　　异步计数器——低位计数器的反向输出是高位计数器的时钟信号，低位都为1时高位才翻转，最低位每次翻转