Cadence与Intel代工厂合作通过EMIB封装技术实现异构集成多晶粒互连桥接（EMIB）技术来应对异构集成多芯粒架构不断增长的复杂性。此次合作意味着 Intel 客户将能够利用先进封装技术来加速高性能计算（HPC）、和移动设备计算的设计空间方面的进步。这一先进的 EMIB 流程将使设计团队受益，帮助他们从早期系统级规划、优化和分析无缝过渡到 DRC 实现和物理签核，并且无需转换数据格式。这是一次性的合作，有望显著缩短复杂多芯粒封装的设计周期。

　　“越来越多的工程师开始将目光转向多芯粒架构和先进封装，因此拥有合适的设计工具和方法变得更加重要，”Cadence 定制 IC 和PCB事业部研发副总裁 Michael Jackson说道，“Cadence 与 Intel 的合作通过提供经过 EMIB认证的参考流程，有助于简化向异构集成解决方案的过渡。这一流程经过优化，可以帮助双方的共同客户轻松应对现代电子设计的复杂性，在瞬息万变的科技市场保持前沿地位。”

　　“要获得无缝的设计流程，在工程项目的规划和实现阶段尽早进行热、信号完整性和电源建模至关重要，”Intel 代工厂副总裁兼产品与设计生态系统总经理 Rahul Goyal表示，“通过在前期纳入这些考虑因素，工程师可同时开展设计和签核任务，有助于避免潜在的下游延误。此外，这种积极主动的方法还能确认设计的可行性，确保设计始终符合规定的标准和准则。”

　　Cadence 是电子系统设计领域的关键领导者，拥有超过 30 年的计算软件专业积累。基于公司智能系统设计战略，Cadence 致力于提供软件、硬件和 IP 产品，助力电子设计概念成为现实。Cadence 的客户遍布全球，皆为最具创新能力的企业，他们向超大规模计算、5G通讯、汽车、移动设备、航空、消费电子工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence 已连续九年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息，请访问公司网站 。

　　文章出处：【微信号：gh_fca7f1c2678a，微信公众号：Cadence楷登】欢迎添加关注！文章转载请注明出处。

　　元件布局、信号/电源/接地布线、设计同步电气分析、DFM/DFA及最后制造输出）、Integrity™ 3D-IC Platform 及其对应的Integrity System Planner（负责系统级设计聚合、规划

　　天线 /

　　的这一节点，并提供相应的制程设计套件（PDK），用于加速一系列应用的开发，包括低功耗消费电子、高性能计算（HPC）PG电子、人工智能和移动计算设计。

　　。此外，宏碁为争取商业订单，甚至已在印度租赁厂房自行生产桌面电脑，但若和硕能在当地设立PC

　　采取了降低流片价格的策略，旨在吸引更多客户。这一策略的实施可能导致一些客户考虑取消订单，并考虑转向中国的晶圆

　　的价值 /

　　，上半年营收25.2亿元 /

　　韩媒报导，三星、Key Foundry及SK海力士旗下SK Hynix System IC等南韩晶圆

　　：构建基础设施 /

　　？ /

　　华虹半导体正式登录A股科创板，开启申购。华虹半导体发行价格52.00元，发行市盈率34.71，PE-TTM26.15x。 华虹半导体

　　16 FinFET 制程 /

　　商名录 /

　　Cadence Tensilica Vision P6 DSP 助力AI和视觉应用性能提升